0人評分過此書
半導體元件物理與製程：理論與實務
作者
：
出版日期
：
2022/01/10
閱讀格式
：
PDF
ISBN
：
9786263175143
本書特色：
●包含實務上極為重要，但在坊間書籍幾乎不提及的WAT，與鰭式電晶體(Fin-FET)、環繞式閘極電晶體(GAA-FET)等先進元件製程，以及碳化矽(SiC)與氮化鎵(GaN)功率半導體等先進技術。
●大幅增修習題與內容，以求涵蓋最新世代積體電路製程技術之所需。
●以最直觀的物理現象與電機概念，清楚闡釋深奧的元件物理觀念與繁瑣的數學公式。
●適合大專以上學校課程、公司內部專業訓練、半導體從業工程師實務上之使用。
以深入淺出的方式，系統性地介紹目前主流半導體元件(CMOS)之元件物理與製程整合所必須具備的基礎理論、重要觀念與方法、以及先進製造技術。內容可分為三個主軸：第一至第四章涵蓋目前主流半導體元件必備之元件物理觀念、第五至第八章探討現代與先進的CMOS IC之製造流程與技術、第九至第十二章則討論以CMOS元件為主的IC設計和相關半導體製程與應用。由於強調觀念與實用並重，因此儘量避免深奧的物理與繁瑣的數學；但對於重要的觀念或關鍵技術均會清楚地交代，並盡可能以直觀的解釋來幫助讀者理解與想像，以期收事半功倍之效。
本書宗旨主要是提供讀者在積體電路製造工程上的know-how與know-why；並在此基礎上，進一步地介紹最新半導體元件的物理原理與其製程技術。它除了可作為電機電子工程、系統工程、應用物理與材料工程領域的大學部高年級學生或研究生的教材，也可以作為半導體業界工程師的重要參考。
●包含實務上極為重要，但在坊間書籍幾乎不提及的WAT，與鰭式電晶體(Fin-FET)、環繞式閘極電晶體(GAA-FET)等先進元件製程，以及碳化矽(SiC)與氮化鎵(GaN)功率半導體等先進技術。
●大幅增修習題與內容，以求涵蓋最新世代積體電路製程技術之所需。
●以最直觀的物理現象與電機概念，清楚闡釋深奧的元件物理觀念與繁瑣的數學公式。
●適合大專以上學校課程、公司內部專業訓練、半導體從業工程師實務上之使用。
以深入淺出的方式，系統性地介紹目前主流半導體元件(CMOS)之元件物理與製程整合所必須具備的基礎理論、重要觀念與方法、以及先進製造技術。內容可分為三個主軸：第一至第四章涵蓋目前主流半導體元件必備之元件物理觀念、第五至第八章探討現代與先進的CMOS IC之製造流程與技術、第九至第十二章則討論以CMOS元件為主的IC設計和相關半導體製程與應用。由於強調觀念與實用並重，因此儘量避免深奧的物理與繁瑣的數學；但對於重要的觀念或關鍵技術均會清楚地交代，並盡可能以直觀的解釋來幫助讀者理解與想像，以期收事半功倍之效。
本書宗旨主要是提供讀者在積體電路製造工程上的know-how與know-why；並在此基礎上，進一步地介紹最新半導體元件的物理原理與其製程技術。它除了可作為電機電子工程、系統工程、應用物理與材料工程領域的大學部高年級學生或研究生的教材，也可以作為半導體業界工程師的重要參考。
-
1 半導體元件物理的基礎
-
1.1 半導體能帶觀念與載子濃度
-
1.1.1 能帶（energy band）與能隙（energy gap 或bandgap）
-
1.1.2 費米分布函數（Fermi distribution function）
-
1.1.3 本質載子濃度（intrinsic carrier concentration）
-
1.1.4 施體（donors）與受體（acceptors）
-
1.1.5 外質半導體之載子濃度
-
-
1.2 載子的傳輸現象
-
1.2.1 載子漂移（carrier drift）與漂移電流（drift current）
-
1.2.2 載子擴散（carrier diffusion）與擴散電流（diffusion current）
-
-
1.3 支配元件運作的基本方程式
-
1.3.1 電流密度方程式（current-density equations）
-
1.3.2 連續方程式（continuity equations）
-
-
1.4 本章習題
-
參考文獻
-
-
2 P-N接面
-
2.1 p-n接面的基本結構與特性
-
2.2 零偏壓
-
2.2.1 內建電位
-
2.2.2 電場分析
-
2.2.3 空乏區寬度
-
-
2.3 逆向偏壓
-
2.4 空乏層電容
-
2.5 單側陡接面
-
2.6 理想的電流－電壓特性
-
2.6.1 邊界條件與接面定律
-
2.6.2 中性區中的少數載子分布
-
2.6.3 接面二極體的理想I-V（電流—電壓）特性
-
-
2.7 實際的電流－電壓特性
-
2.7.1 逆向偏壓下的產生電流與總電流
-
2.7.2 順向偏壓下的復合電流與總電流
-
-
2.8 接面崩潰現象與機制
-
2.8.1 穿透效應與稽納崩潰
-
2.8.2 衝擊游離與雪崩崩潰
-
-
2.9 本章習題
-
參考文獻
-
-
3 金氧半場效電晶體（MOSFET）的基礎
-
3.1 MOS電容的結構與特性
-
3.2 理想的MOS（金氧半）元件
-
3.2.1 理想的MOS元件
-
3.2.2 理想MOS的臨界電壓與C-V特性
-
-
3.3 實際的MOS（金氧半）元件
-
3.3.1 實際狀況的MOS元件
-
3.3.2 實際MOS的臨界電壓與C-V特性
-
-
3.4 本章習題
-
參考文獻
-
-
4 長通道MOSFET元件
-
4.1 MOSFET的基本結構與類型
-
4.2 基本操作特性之觀念
-
4.3 電流－電壓特性之推導
-
4.3.1 輸出特性ID–VD
-
4.3.2 轉移特性ID–VG
-
-
4.4 其他重要元件參數與特性
-
4.4.1 次臨界特性（subthreshold characteristics）
-
4.4.2 基板偏壓效應（substrate-bias effect 或body effect）
-
4.4.3 臨界電壓的調整（VT adjustment）
-
4.4.4 遷移率退化（mobility degradation）
-
-
4.5 本章習題
-
參考文獻
-
-
5 短通道MOSFET元件
-
5.1 短通道元件的輸出特性ID–VD
-
5.1.1 通道長度調變（channel length modulation）
-
5.1.2 速度飽和（velocity saturation）
-
-
5.2 短通道元件的漏電流現象
-
5.2.1 臨界電壓下滑（threshold voltage roll-off）
-
5.2.2 汲極引起的位能下降（drain-induced barrier lowering， DIBL）
-
5.2.3 貫穿（punch-through）
-
-
5.3 本章習題
-
參考文獻
-
-
6 CMOS製造技術與製程介紹
-
6.1 CMOS製造技術
-
6.1.1 熱製程（thermal process）
-
6.1.2 離子佈植（ion implantation）
-
6.1.3 微影製程（photolithography process）
-
6.1.4 蝕刻製程（etching process）
-
6.1.5 薄膜沉積（thin film deposition）
-
-
6.2 CMOS製造流程介紹
-
6.2.1 前段製程（FEOL）
-
6.2.2 後段製程（BEOL）
-
-
6.3 本章習題
-
參考文獻
-
-
7 製程整合
-
7.1 元件發展需求
-
7.1.1 摩爾定律
-
7.1.2 CMOS元件發展需求
-
-
7.2 基板工程Substrate Engineering
-
7.2.1 晶片選擇
-
7.2.2 淺溝槽隔離Shallow Trench Isolation
-
7.2.3 井工程Well Engineering
-
7.2.4 元件隔離工程Isolation Engineering
-
7.2.5 通道工程Channel Engineering
-
7.2.6 噪音隔離Noise Isolation
-
-
7.3 閘極工程Gate Engineering
-
7.3.1 閘極氧化層需求
-
7.3.2 閘電極工程
-
7.3.3 閘極製程考量
-
-
7.4 源／汲極工程Source/Drain Engineering
-
7.4.1 源／汲極工程需求
-
7.4.2 源／汲極延伸S/D Extension
-
7.4.3 袋植入工程Halo Engineering
-
7.4.4 側壁子Spacer
-
7.4.5 接觸區源／汲極工程
-
7.4.6 自動對準矽化物Salicide
-
7.4.7 提高源／汲極Raised S/D
-
-
7.5 內連線工程Inter-Connection
-
7.5.1 內連線工程需求
-
7.5.2 低介電材料
-
7.5.3 銅製程
-
-
7.6 本章習題
-
參考文獻
-
-
8 先進元件製程
-
8.1 先進元件製程需求
-
8.2 應變矽Strain Silicon
-
8.2.1 應變矽特性
-
8.2.2 全面性應變矽Global Strain
-
8.2.3 局部性應變矽Local Strain
-
8.2.4 應變矽的工程問題
-
-
8.3 高介電閘極氧化層High K Gate Dielectric
-
8.3.1 高介電閘極氧化層需求與特性
-
8.3.2 高介電閘極氧化層的工程問題
-
-
8.4 金屬閘極Metal Gate
-
8.4.1 金屬閘極特性與需求
-
-
8.5 絕緣層上矽SOI
-
8.5.1 SOI 基材的製作
-
8.5.2 SOI 特牲
-
8.5.3 完全空乏（Fully Deplete）與部分空乏（Partial Deplete）
-
8.5.4 SOI 的工程問題
-
-
8.6 鰭式電晶體Fin-FET
-
8.7 更高階元件Advanced Device
-
8.7.1 環繞式閘極電晶體Gate-All-Around（GAA）
-
8.7.2 互補場效應電晶體CFET
-
8.7.3 垂直電晶體VFET
-
8.7.4 負電容場效電晶體NC-FET
-
8.7.5 其他
-
-
8.8 高階內連線工程Advanced Inter-Connection
-
8.8.1 原子層級沉積Atomic Layer Deposition（ALD）
-
8.8.2 新的內連線金屬材料
-
8.8.3 新的製程結構
-
-
8.9 本章習題
-
參考文獻
-
-
9 邏輯元件
-
9.1 邏輯元件的要求—速度、功率
-
9.2 反向器Inverter
-
9.3 組合邏輯Combinational Logic
-
9.3.1 基本組合邏輯
-
9.3.2 Pseudo NMOS
-
9.3.3 邏輯傳輸閘Transmission Gate
-
9.3.4 加法器
-
9.3.5 解碼器
-
9.3.6 編碼器
-
9.3.7 多工器
-
-
9.4 時序邏輯Sequential Logic
-
9.4.1 閂鎖器Latch
-
9.4.2 正反器
-
9.4.3 計數器
-
9.4.4 暫存器
-
-
9.5 邏輯元件應用Standard Cell、Gate Array、CPLD、FPGA
-
9.5.1 標準單元Standard Cell
-
9.5.2 閘矩陣Gate Array
-
9.5.3 可程式邏輯元件PLD
-
-
9.6 本章習題
-
參考文獻
-
-
10 邏輯／類比混合訊號
-
10.1 混合訊號特性
-
10.1.1 ADC/DAC數位／類比轉換
-
-
10.2 混合訊號電路
-
10.2.1 電源／參考電壓電路
-
10.2.2 放大／差動電路
-
10.2.3 振盪／回授電路
-
10.2.4 射頻元件
-
-
10.3 混合訊號的主動元件Active device
-
10.3.1 MOSFET/MESFET 金氧半導體場效電晶體
-
10.3.2 異質接面雙載子電晶體Heterojunction Bipolar Transistor
-
10.3.3 高速電子移動電晶體High Electron Mobility Transistor
-
-
10.4 混合訊號的被動元件Passive Device
-
10.4.1 電阻Resistor
-
10.4.2 電容Capacitor
-
10.4.3 可變電容器Varactor
-
10.4.4 電感Inductor
-
-
10.5 混合訊號電路特別需求
-
10.5.1 匹配Matching
-
10.5.2 雜訊噪音Noise
-
-
10.6 本章習題
-
參考文獻
-
-
11 記憶體
-
11.1 CMOS記憶體特性與分類
-
11.2 靜態隨機存取記憶體SRAM
-
11.3 動態隨機存取記憶體DRAM
-
11.3.1 先進動態隨機存取記憶體DRAM
-
-
11.4 快閃記憶體Flash
-
11.4.1 NORM flash (SONOS)
-
11.4.2 3D Flash
-
-
11.5 發展中的先進記憶體
-
11.5.1 FRAM
-
11.5.2 MRAM
-
11.5.3 PRAM
-
11.5.4 RRAM
-
-
11.6 本章習題
-
參考文獻
-
-
12 分離元件
-
12.1 功率二極體
-
12.1.1 二極體的電氣特性
-
12.1.2 Si-SBD 的材料特性
-
12.1.3 碳化矽蕭特基二極體SiC SBD
-
-
12.2 功率金氧半場效電晶體
-
12.2.1 功率金氧半場效電晶體特性
-
12.2.2 功率金氧半場效電晶體終端區的設計與要求
-
12.2.3 功率金氧半場效電晶體的雪崩擊穿Avalanche Breakage
-
-
12.3 溝槽式閘極功率金氧半電晶體
-
12.4 超接面金氧半電晶體Super Junction MOSFET
-
12.5 絕緣閘雙極型電晶體Insulated Gate Bipolar Transistor
-
12.6 碳化矽（SiC）功率半導體
-
12.7 氮化鎵（GaN）功率半導體
-
12.8 本章習題
-
參考文獻
-
-
13 元件電性量測
-
13.1 元件電性量測
-
13.2 DC電性量測
-
13.2.1 MOS電晶體相關參數
-
13.2.2 隔離Isolation
-
13.2.3 電阻量測Resistance
-
13.2.4 閘極氧化層整合（Oxide Integrity）
-
13.2.5 接面整合（Junction Integrity）
-
13.2.6 設計守則檢查Design Rule check
-
-
13.3 CV電性量測
-
13.3.1 氧化層電容（Oxide Capacitance）
-
13.3.2 接面電容（Junction Capacitance）
-
13.3.3 電容法求有效通道長度（Leff）
-
13.3.4 金屬間／金屬內電容量測（Inter/Intra Metal Capacitance）
-
-
13.4 RF電性量測
-
13.4.1 量測方法
-
13.4.2 量測校正
-
13.4.3 量測結果
-
-
13.5 元件模型
-
13.5.1 元件模型介紹
-
13.5.2 元件模型描述
-
-
13.6 本章習題
-
參考文獻
-
-
14 SOC與半導體應用
-
14.1 IC功能分類
-
14.2 SOC
-
14.3 半導體應用
-
14.4 資訊電子Computer
-
中央處理器CPU
-
嵌入式系統
-
系統晶片組Core Logic Chipset
-
繪圖晶片Graphic
-
接口電路USB4/Type-C
-
人工智慧晶片AI
-
量子電腦
-
-
14.5 通訊電子Communication
-
數位訊號處理器DSP
-
短距無線通訊Blue Tooth/WiFi
-
5G行動電話
-
有線通訊—區域網路／數據機
-
光纖通訊
-
-
14.6 消費性電子Consumer
-
微控制器MCU
-
數位相機／影像傳感器CMOS Image Sensor
-
數位電視／機上盒Set Top Box（STB）
-
手持行動裝置PDA/Smart Phone/Pad/Smart Watch
-
顯示器控制與驅動晶片
-
遊戲機Game Console
-
IC卡／個人行動儲存裝置
-
攜帶記憶裝置
-
-
14.7 汽車電子Car
-
電動汽車
-
自動駕駛
-
-
14.8 網際網路
-
雲端運算（Cloud Computering）
-
智能家居Smart home
-
物聯網IoT
-
4C結合應用
-
-
14.9 本章習題
-
參考文獻
-
- 出版地 ： 臺灣
- 語言 ： 繁體中文
評分與評論
請登入後再留言與評分
